智能手机的核心藏着一块芯片，自动驾驶汽车的核心藏着一块芯片，人工智能设备的核心也藏着一块芯片，这些芯片只有指甲盖大小。光刻技术是一项关键技术，它能把复杂电路图案“绘制”到硅片上。本文将深入探讨这项被称为“半导体制造业皇冠上的明珠”的技术，会从基本原理讲到最新进展，揭示它怎样塑造我们数字化生活的基石。
光刻技术的基本原理
想象一下，用紫外线在硅片上“拍照”，这是光刻技术核心的比喻。光刻机依靠复杂光学系统，将设计好的电路图案投射到涂有光刻胶的硅片上。光刻胶曝光后会产生化学反应，从而形成可被蚀刻或离子注入的图案模板。
现代极紫外光刻（EUV）采用的光源波长仅为13.5纳米，一根头发丝的直径被平均分成5000份才是这种精度。如此精细的图案转移要在真空环境下进行，因为空气分子会吸收EUV光线。这就解释了一台EUV光刻机为何有10万个零部件，且造价超过1.5亿美元。
光刻技术的演进历程
1960年代，接触式光刻开始发展，如今有了EUV技术，光刻精度提高了大约1000倍，1980年代，步进式光刻机出现，实现了1微米工艺，2000年后，浸没式光刻依靠水介质提升了分辨率，2019年量产的EUV技术开启了7纳米以下工艺的新时代。
2025年，高数值孔径极紫外光刻技术会投入量产，它可以实现3纳米以下制程，这种新型光刻机的物镜直径比篮球大，其精度要求如同从地球发射激光击中月球上的一枚硬币 。
光刻胶与掩膜版
光刻胶是光刻时使用的“感光底片”，其性能会直接影响图案精度。化学放大光刻胶（CAR）借助光酸产生剂实现二次化学反应，可将光子信号放大数千倍。2025年时，市场上已出现金属氧化物光刻胶，它具有更好的分辨率和耐蚀刻性。
掩膜版就像是光刻的“底片”，它是用超纯石英玻璃制作而成的，上面镀着纳米级厚度的铬图案。一套用于5纳米工艺的掩膜版，成本超过50万美元，绘制它需要电子束直写设备花费数天时间。最新的自修复掩膜版技术，可以自动校正使用过程中的微小缺陷。
多重图案化技术
单次光刻由于物理极限，无法实现更小尺寸，这时工程师发明了多重图案化技术，该技术通过叠加多次光刻步骤和刻蚀步骤，能够实现等效于更小节点的图案密度，自对准四重图案化（SAQP）技术已在14纳米到7纳米工艺中广泛应用。
2025年，定向自组装技术会进入量产阶段，该技术借助嵌段共聚物分子的自组装特性，能进一步降低图案化成本，芯片制造商将EUV和这种技术相结合，在不更换设备的情况下可持续提升工艺密度。
光刻技术的产业影响
全球光刻机市场被ASML、尼康和佳能这三家公司垄断，在EUV领域，ASML占有全部市场份额，一台EUV光刻机交付需18个月，这关联全球5000多家供应商，这种产业格局高度集中，对全球半导体供应链安全有深刻影响。
2025年，中国自主研发的28纳米浸没式光刻机实现量产，该光刻机在精度方面比国际先进水平落后两到三代，但其已能够满足物联网、汽车电子等多数应用需求，这意味着全球光刻技术垄断开始出现松动。
未来发展趋势
纳米压印技术被视为下一代图案化技术的候选技术之一，它可以像盖章一样，直接将图案压印到光刻胶上，从理论上讲，其分辨率能达到1纳米。2025年，这项技术在存储芯片制造中开始有小规模应用，然而它仍面临产能以及缺陷率方面的挑战。
从更长远的角度去看，自组装原子级精确制造有可能突破现有的光刻物理极限，电子束直写技术也有可能突破现有的光刻物理极限，量子光刻同样有可能突破现有的光刻物理极限。不过，至少在2030年之前，EUV光刻会是半导体制造的主流选择，其衍生技术也会是半导体制造的主流选择。
人工智能对算力需求呈现爆炸式增长，大数据对算力需求也呈现爆炸式增长，光刻技术每取得一次进步，都会重新定义计算的可能边界，当芯片制程进入埃（Å）尺度时，我们是否正逼近半导体物理的终极极限，欢迎分享你对未来芯片制造技术的看法。
